(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-214644

(43)公開日 平成11年(1999)8月6日

(51) Int.Cl.6

識別記号

FΙ

H01L 27/108 21/8242 H01L 27/10

621B

審査請求 未請求 請求項の数20 OL (全 36 頁)

(21)出願番号

(22)出願日

特願平10-12614

平成10年(1998) 1月26日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 齊藤 政良

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 中村 吉孝

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(72)発明者 五嶋 秀和

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内

(74)代理人 弁理士 筒井 大和


最終頁に続く

(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 情報蓄積用容量素子の容量絶縁膜を高誘電体 材料で構成したDRAMにおいて、容量絶縁膜を形成す る際に行われる高温の熱処理に起因して下層の配線が絶 縁膜の表面から剥離する不良を防止する。

【解決手段】 情報蓄積用容量素子Cの容量絶縁膜をT a2 О5 (酸化タンタル) 膜46などの高誘電体材料で 構成したキャパシタ・オーバー・ビットライン構造のD RAMにおいて、情報蓄積用容量素子Cよりも下層に配 置されるビット線BLおよび周辺回路の第1層目の配線 23~26の、少なくとも下地の酸化シリコン膜28と 接する部分をW膜で構成することにより、容量絶縁膜を 形成する際に行われる高温熱処理に起因してビット線B Lや配線23~26と酸化シリコン膜28との界面の密 着性を向上させる。



【特許請求の範囲】

【請求項1】 半導体基板の主面上に形成された酸化シ リコン系の第1絶縁膜の上部に、少なくともその一部が 前記第1絶縁膜と接するように延在する配線が形成さ れ、前記配線の上部に形成された第2絶縁膜の上部に、 少なくともその一部が高誘電体膜で構成された容量絶縁 膜を有する容量素子が形成された半導体集積回路装置で あって、前記配線を構成する導電膜は、少なくとも前記 第1絶縁膜と界面を接する部分が、チタンを除いた高融 点金属、または高融点金属の窒化物からなることを特徴 とする半導体集積回路装置。

【請求項2】 半導体基板の主面上の第1領域に、ワー ド線と一体に構成されたゲート電極を備えたメモリセル 選択用MISFETが形成され、前記メモリセル選択用 MISFETを覆う酸化シリコン系の第1絶縁膜の上部 に、前記メモリセル選択用MISFETのソース、ドレ インの一方と電気的に接続され、かつ前記第1絶縁膜と 接するように延在するビット線が形成され、前記ビット 線の上部に形成された第2絶縁膜の上部に、前記メモリ セル選択用MISFETのソース、ドレインの他方と電 気的に接続され、かつ少なくともその一部が高誘電体膜 で構成された容量絶縁膜を有する情報蓄積用容量素子が 形成されたDRAMを有する半導体集積回路装置であっ て、前記ビット線を構成する導電膜は、少なくとも前記 第1絶縁膜と界面を接する部分が、チタンを除いた高融 点金属、または高融点金属の窒化物からなることを特徴 とする半導体集積回路装置。

【請求項3】 請求項2記載の半導体集積回路装置であ って、前記高誘電体膜は、CVD法で堆積した酸化タン タル膜であることを特徴とする半導体集積回路装置。

【請求項4】 請求項2記載の半導体集積回路装置であ って、前記メモリセル選択用MISFETのゲート電極 を構成する導電膜は、少なくともその一部が金属膜で構 成されていることを特徴とする半導体集積回路装置。

【請求項5】 請求項2記載の半導体集積回路装置であ って、前記半導体基板の主面上の第2領域に、前記DR AMの周辺回路のMISFETが形成され、前記周辺回 路のMISFETを覆う前記酸化シリコン系の第1絶縁 膜の上部に、前記周辺回路のMISFETのゲート電 極、ソースまたはドレインのいずれかと電気的に接続さ れ、かつ前記第1絶縁膜と接するように延在する第1層 目の配線が形成され、前記第1層目の配線を構成する導 電膜は、少なくとも前記第1絶縁膜と界面を接する部分 が、チタンを除いた高融点金属、または高融点金属の窒 化物からなることを特徴とする半導体集積回路装置。

【請求項6】 請求項5記載の半導体集積回路装置であ って、前記第1絶縁膜に開孔され、前記第1層目の配線 と前記周辺回路のMISFETのソースまたはドレイン とを電気的に接続するコンタクトホールの底部には、チ タンシリサイド層が形成されていることを特徴とする半 50 モリセルを構成するメモリセル選択用MISFETを形

導体集積回路装置。

【請求項7】 請求項5記載の半導体集積回路装置であ って、前記ビット線および前記第1層目の配線のそれぞ れを構成する前記導電膜は、タングステン膜であること を特徴とする半導体集積回路装置。

【請求項8】 請求項5記載の半導体集積回路装置であ って、前記第1層目の配線は、前記コンタクトホールの 内部に形成され、チタン膜とバリアメタル膜との積層 膜、またはチタン膜とバリアメタル膜とタングステン膜 10 との積層膜で構成されたプラグを介して前記周辺回路の MISFETのソースまたはドレインと電気的に接続さ れていることを特徴とする半導体集積回路装置。

【請求項9】 請求項5記載の半導体集積回路装置であ って、前記周辺回路のMISFETのゲート電極は、少 なくとも前記第1層目の配線と接する部分が金属膜で構 成されていることを特徴とする半導体集積回路装置。

【請求項10】 請求項5記載の半導体集積回路装置で あって、前記第1絶縁膜は、スピンオングラス膜または CVD法で堆積した酸化シリコン膜であることを特徴と する半導体集積回路装置。

【請求項11】 請求項5記載の半導体集積回路装置で あって、前記ビット線の幅は、フォトリソグラフィの解 像限界で決まる最小寸法以下の寸法で構成されているこ とを特徴とする半導体集積回路装置。

【請求項12】 請求項5記載の半導体集積回路装置で あって、前記情報蓄積用容量素子の上部に形成された酸 化シリコン系の第3絶縁膜の上部に、前記第1層目の配 線と電気的に接続された第2層目の配線が形成され、前 記第2層目の配線を構成する導電膜は、少なくとも前記 30 第3絶縁膜と界面を接する部分がチタン膜であることを 特徴とする半導体集積回路装置。

【請求項13】 以下の工程を含むことを特徴とする半 導体集積回路装置の製造方法;

(a) 半導体基板の主面上に酸化シリコン系の第1絶縁 膜を形成した後、前記第1絶縁膜の上部に、少なくとも 前記第1絶縁膜と界面を接する部分が、チタンを除いた 高融点金属、またはチタンを含む高融点金属の窒化物か らなる導電膜を堆積する工程、(b)前記導電膜をパタ ーニングすることによって、少なくともその一部が前記 第1絶縁膜と接するように延在する配線を形成した後、 前記配線の上部に第2絶縁膜を形成する工程、(c)前 記第2絶縁膜の上部に高誘電体膜を堆積した後、前記高 誘電体膜の膜質を改善するための熱処理を行う工程、

(d) 前記第2絶縁膜の上部に、少なくともその一部が 前記高誘電体膜で構成された容量絶縁膜を有する容量素 子を形成する工程。

【請求項14】 以下の工程を含むことを特徴とする半 導体集積回路装置の製造方法;

(a) 半導体基板の主面上の第1領域に、DRAMのメ

1

成し、前記半導体基板の主面上の第2領域に、前記DR AMの周辺回路を構成するMISFETを形成する工 程、(b) 前記メモリセル選択用MISFETおよび前 記周辺回路のMISFETのそれぞれの上部に酸化シリ コン系の第1絶縁膜を形成する工程、(c) 前記メモリ セル選択用MISFETのソース、ドレインの少なくと も一方の上部の前記第1絶縁膜に第1コンタクトホール を形成し、前記周辺回路のMISFETのソースおよび ドレインのそれぞれの上部の前記第1絶縁膜に第2コン タクトホールを形成し、前記周辺回路のMISFETの ゲート電極の上部の前記第1絶縁膜に第3コンタクトホ ールを形成する工程、(d)前記第2コンタクトホール および前記第3コンタクトホールのそれぞれの内部を含 む前記第1絶縁膜の上部にチタン膜を堆積した後、前記 半導体基板を熱処理することによって、前記第2コンタ クトホールの底部に露出した前記周辺回路のMISFE Tのソースおよびドレインのそれぞれの表面にチタンシ リサイド層を形成する工程、(e)前記第2コンタクト ホールおよび前記第3コンタクトホールのそれぞれの内 部を含む前記チタン膜の上部に、バリアメタル膜、また は前記バリアメタル膜とチタンを除いた高融点金属膜と の積層膜を堆積した後、前記第1絶縁膜の上部の前記バ リアメタル膜または前記積層膜を前記チタン膜と共に除 去することによって、前記第2コンタクトホールおよび 前記第3コンタクトホールのそれぞれの内部にプラグを 形成する工程、(f) 前記第1 絶縁膜の上部に、少なく とも前記第1絶縁膜と界面を接する部分が、チタンを除 いた高融点金属、または高融点金属の窒化物からなる導 電膜を堆積する工程、(g)前記導電膜をパターニング することによって、前記第1コンタクトホールを通じて 前記メモリセル選択用MISFETのソース、ドレイン の一方と電気的に接続されるビット線を形成し、前記第 2コンタクトホールまたは前記第3コンタクトホールを 通じて前記周辺回路のMISFETと電気的に接続され る周辺回路の第1層目の配線を形成する工程、(h)前 記ビット線および前記周辺回路の第1層目の配線のそれ ぞれの上部に堆積した第2絶縁膜の上部に高誘電体膜を 堆積した後、前記高誘電体膜の膜質を改善するための熱 処理を行う工程、(i)前記第2絶縁膜の上部に、少な くともその一部が前記高誘電体膜で構成された容量絶縁 膜を有し、前記メモリセル選択用MISFETのソー ス、ドレインの他方と電気的に接続される情報蓄積用容 量素子を形成する工程。

【請求項15】 請求項14記載の半導体集積回路装置の製造方法であって、前記メモリセル選択用MISFETのゲート電極および前記周辺回路のMISFETのゲート電極のそれぞれを構成する導電膜は、不純物がドープされた低抵抗多結晶シリコン膜とバリアメタル膜とタングステン膜との積層膜であることを特徴とする半導体集積回路装置の製造方法。

【請求項16】 請求項14記載の半導体集積回路装置の製造方法であって、前記ビット線および前記周辺回路の第1層目の配線は、タングステン膜であることを特徴とする半導体集積回路装置の製造方法。

【請求項17】 請求項14記載の半導体集積回路装置の製造方法であって、前記高誘電体膜は、金属酸化物からなることを特徴とする半導体集積回路装置の製造方法

【請求項18】 請求項17記載の半導体集積回路装置 10 の製造方法であって、前記金属酸化物は、酸化タンタル であることを特徴とする半導体集積回路装置の製造方 法。

【請求項19】 請求項14記載の半導体集積回路装置の製造方法であって、前記高誘電体膜の膜質を改善するための熱処理温度が750℃以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項20】 以下の工程を含むことを特徴とする半 導体集積回路装置の製造方法;

(a) 半導体基板の主面上の第1領域に、DRAMのメ 20 モリセルを構成するメモリセル選択用MISFETを形 成し、前記半導体基板の主面上の第2領域に、前記DR AMの周辺回路を構成するMISFETを形成する工 程、(b) 前記メモリセル選択用MISFETおよび前 記周辺回路のMISFETのそれぞれの上部に酸化シリ コン系の第1絶縁膜を形成する工程、(c) 前記メモリ セル選択用MISFETのソース、ドレインの少なくと も一方の上部の前記第1絶縁膜に第1コンタクトホール を形成し、前記周辺回路のMISFETのソースおよび ドレインのそれぞれの上部の前記第1絶縁膜に第2コン 30 タクトホールを形成し、前記周辺回路のMISFETの ゲート電極の上部の前記第1絶縁膜に第3コンタクトホ ールを形成する工程、(d) 前記第2コンタクトホール および前記第3コンタクトホールのそれぞれの内部を含 む前記第1絶縁膜の上部にコバルト膜を堆積した後、前 記半導体基板を熱処理することによって、前記第2コン タクトホールの底部に露出した前記周辺回路のMISF ETのソースおよびドレインのそれぞれの表面にコバル トシリサイド層を形成する工程、(e)前記第2コンタ クトホールおよび前記第3コンタクトホールのそれぞれ の内部を含む前記コバルト膜の上部に、バリアメタル 膜、または前記バリアメタル膜とコバルトを除いた高融 点金属膜との積層膜を堆積した後、前記第1 絶縁膜の上 部の前記バリアメタル膜または前記積層膜を前記コバル ト膜と共に除去することによって、前記第2コンタクト ホールおよび前記第3コンタクトホールのそれぞれの内 部にプラグを形成する工程、(f) 前記第1 絶縁膜の上 部に、少なくとも前記第1絶縁膜と界面を接する部分 が、コバルトを除いた高融点金属、または高融点金属の 窒化物からなる導電膜を堆積する工程、(g) 前記導電 50 膜をパターニングすることによって、前記第1コンタク

5

トホールを通じて前記メモリセル選択用MISFETの ソース、ドレインの一方と電気的に接続されるビット線 を形成し、前記第2コンタクトホールまたは前記第3コ ンタクトホールを通じて前記周辺回路のMISFETと 電気的に接続される周辺回路の第1層目の配線を形成す る工程、(h)前記ビット線および前記周辺回路の第1 層目の配線のそれぞれの上部に堆積した第2絶縁膜の上 部に高誘電体膜を堆積した後、前記高誘電体膜の膜質を 改善するための熱処理を行う工程、(i)前記第2絶縁 膜の上部に、少なくともその一部が前記高誘電体膜で構 成された容量絶縁膜を有し、前記メモリセル選択用MI SFETのソース、ドレインの他方と電気的に接続され る情報蓄積用容量素子を形成する工程。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置およびその製造技術に関し、特に、DRAM (Dynami c Random Access Memory) を有する半導体集積回路装置 に適用して有効な技術に関するものである。

[0002]

【従来の技術】DRAMのメモリセルは、半導体基板の 主面にマトリクス状に配置された複数のワード線と複数 のビット線との交点に配置され、1個のメモリセル選択 用MISFETとこれに直列に接続された1個の情報蓄 積用容量素子 (キャパシタ) とで構成されている。メモ リセル選択用MISFETは、主としてゲート酸化膜、 ワード線と一体に構成されたゲート電極、ソースおよび ドレインを構成する一対の半導体領域によって構成され ている。ビット線は、メモリセル選択用MISFETの 上部に配置され、ソース、ドレインの一方と電気的に接 続されている。情報蓄積用容量素子は、同じくメモリセ ル選択用MISFETの上部に配置され、ソース、ドレ インの他方と電気的に接続されている。

【0003】上記のように、近年のDRAMは、メモリ セルの微細化に伴う情報蓄積用容量素子の蓄積電荷量の 減少を補うために、情報蓄積用容量素子をメモリセル選 択用MISFETの上方に配置する、いわゆるスタック ド・キャパシタ構造を採用している。このスタックド・ キャパシタ構造を採用したDRAMには、ビット線の下 方に情報蓄積用容量素子を配置するキャパシタ・アンダ ー・ビットライン(Capacitor Under Bitline ; CU B) 構造のものと、ビット線の上方に情報蓄積用容量素 子を配置するキャパシタ・オーバー・ビットライン (Ca pacitor Over Bitline; COB) 構造のものとがある。 前者については、特開平7-192723号公報、特開 平8-204144号公報に記載があり、後者についで は、特開平7-122654号公報、特開平7-106 437号公報に記載がある。

【0004】上記した2種のスタックド・キャパシタ構

するCOB構造は、CUB構造に比べてメモリセルの微 細化に適している。これは、微細化された情報蓄積用容 量素子の蓄積電荷量を増やそうとすると、その構造を立 体化して表面積を増やす必要があるが、情報蓄積用容量 素子の上部にビット線を配置するCUB構造の場合は、 ビット線とメモリセル選択用MISFETとを接続する コンタクトホールのアスペクト比が極端に大きくなって しまうため、その開孔が困難になるからである。

6

【0005】また、64Mbit (メガビット) あるいは 10 256 Mbit といった最近の大容量DRAMは、情報蓄 積用容量素子を立体化して表面積を増やすだけでは蓄積 電荷量を確保することが困難になっており、容量素子の 立体化と併せて容量絶縁膜をTa2 O5 (酸化タンタ ル)、(Ba, Sr) TiO3 (チタン酸バリウムスト ロンチウム;以下BSTと略す)、SrTiO3 (チタ ン酸ストロンチウム: STOと略す) といった高誘電体 材料で構成することが検討されている。容量絶縁膜をこ のような高誘電体材料で構成したDRAMについては、 例えば特開平1-222469号公報、特開平7-66 20 300号公報に記載がある。

【0006】さらに、上記した64~256Mbit DR AMにおいては、チップサイズの増大に伴う信号遅延対 策として、ワード線やビット線の材料に多結晶シリコン 膜よりも低抵抗の金属材料を採用することや、MISF ETのソース、ドレインと配線とを接続するコンタクト ホールの微細化に伴う抵抗増大を回避する対策として、 高速動作が要求されるセンスアンプやワードドライバな どの周辺回路を構成するMISFETのソース、ドレイ ンの表面にTiSi2 (チタンシリサイド) あるいはC 30 oSi₂ (コバルトシリサイド) などの高融点金属シリ サイド層を形成するシリサイデーション(Silicidation) 技術を採用することも不可避になると考えられている。 このシリサイデーション技術については、例えば特開平 5-21796号公報、特開平6-29240号公報、 特開平8-181212号に記載がある。

[0007]

【発明が解決しようとする課題】本発明者は、256M bit およびそれ以降の世代に対応したDRAMの構造お よびプロセスを開発中である。このDRAMは、チップ サイズの増大に伴う信号遅延対策としてメモリセル選択 用MISFETのゲート電極(ワード線)と周辺回路の MISFETのゲート電極をW (タングステン) などの 高融点金属を主体とする低抵抗材料で構成すると共に、 拡散層と配線とのコンタクト抵抗を低減する対策として 周辺回路を構成するMISFETのソース、ドレインの 表面に高融点金属シリサイド層を形成する。

【0008】また、このDRAMは、ビット線の信号遅 延対策としてビット線をWなどの高融点金属を主体とす る低抵抗材料で構成すると共に、配線の形成工程を低減 造のうち、ビット線の上方に情報蓄積用容量素子を配置 50 する対策としてビット線と周辺回路の第1層目の配線と

上部に堆積した多結晶シリコンなどの導電膜をパターニ ングして立体的な構造を有する情報蓄積用容量素子の下 部電極を形成する。

を同一工程で同時に形成する。さらに、このDRAM は、情報蓄積用容量素子の蓄積電荷量を確保する対策と してビット線の上方に情報蓄積用容量素子を配置するC OB構造を採用して容量素子の立体化を容易にすると共 に、容量絶縁膜をTa2 O5 (酸化タンタル) などの高 誘電体材料で構成する。

【0014】次に、この下部電極の表面にTa2 O 5 (酸化タンタル)などの高誘電体膜を堆積した後、高 温の熱処理を行う。Ta2 O5 あるいはBST、STO といった金属酸化物からなる高誘電体膜は、それらに共 通の性質として、リーク電流を低減するために成膜後に 酸素雰囲気中で800℃程度の高温熱処理を行う必要が 10 ある。また、一旦高温熱処理を施した後は、膜質の劣化 を防ぐために450℃程度以上の高温に晒さないように する必要がある。

【0009】ところが、本発明者が上記のようなDRA Mの製造プロセスを検討したところ、MISFETの上 部に形成したビット線および周辺回路の第1層目の配線 が、その後の情報蓄積用容量素子を形成する工程で行わ れる高温の熱処理によって絶縁膜表面から剥離する現象 が見出された。

> 【0015】その後、高誘電体膜の上部にTiN膜など の導電膜を堆積した後、この導電膜とその下層の高誘電 体膜とをパターニングして情報蓄積用容量素子の上部電 極と容量絶縁膜とを形成する。

【0010】ここで、上記のようなDRAMを製造する プロセスの概略を簡単に説明すると、まず半導体基板の 主面上に堆積した高融点金属を主体とする低抵抗材料を パターニングしてメモリセル選択用MISFETのゲー ト電極(ワード線)と周辺回路のMISFETのゲート 電極を形成した後、半導体基板に不純物をイオン打ち込 みしてこれらのMISFETのソース、ドレインを形成 する。

【0016】ところが、本発明者が上記のようなDRA Mの製造プロセスを検討したところ、Ta2 O5 膜の膜 質を改善するための高温熱処理を行った際に、ビット線 20 や周辺回路の第1層目の配線が絶縁膜表面から剥離する 現象が見出された。これは、コンタクトホールの底部に Tiシリサイド層を形成するために使用したTi膜が酸 化シリコンで構成された絶縁膜上に残っていると、Ti 膜と酸化シリコンとの界面で剥離が生じるためであり、 その理由としては、TiがSiに比べて酸化物を形成し 易いからであろうと考えられる。

【0011】次に、これらのMISFETの上部を絶縁 膜で覆った後、まずメモリセル選択用MISFETのソ ース、ドレインの上部の絶縁膜にコンタクトホールを形 成し、続いてこのコンタクトホールの内部に多結晶シリ コンのプラグを埋め込む。次に、周辺回路のMISFE Tのゲート電極およびソース、ドレインのそれぞれの上 部の絶縁膜にコンタクトホールを形成した後、これらの コンタクトホールの内部を含む絶縁膜の上部にTi膜あ るいはCo膜などの高融点金属膜を薄く堆積し、続いて 半導体基板を熱処理してコンタクトホールの底部の基板 (Si) と高融点金属膜とを反応させることによって、 コンタクトホールの底部に高融点金属シリサイド層を形 成する。

【0017】高温熱処理によるTi膜と酸化シリコン膜 の剥離を防止する対策としては、Ti膜を熱処理してコ ンタクトホールの底部にTiシリサイド層を形成した 30 後、絶縁膜の表面に残った未反応のTi膜を酸性のエッ チング液で除去する方法が考えられる。ところが、周辺 回路のMISFETのソース、ドレインの上部の絶縁膜 にコンタクトホールを形成する工程では、同時にMIS FETのゲート電極の上部にもコンタクトホールを形成 するため、Tiシリサイド層の形成後に未反応のTi膜 をエッチング液で除去すると、ゲート電極の上部に形成 されたコンタクトホール内にもエッチング液が浸入し、 ゲート電極を構成する金属膜がエッチングされてしま う。従って、上記の対策は、酸性のエッチング液に耐性 のある多結晶シリコン膜やポリサイド膜(多結晶シリコ ンと高融点金属シリサイドの積層膜) でゲート電極を構 成した場合には有効であるが、金属を主体とした材料で ゲート電極を構成した場合には適用することができな

【0012】次に、周辺回路のコンタクトホールの内部 を含む絶縁膜の上部にWなどの高融点金属膜を主体とす る配線材料を堆積した後、この配線材料と絶縁膜の表面 に残った未反応のTi 膜とをパターニングすることによ って、絶縁膜の上部にビット線と周辺回路の第1層目の 配線とを形成する。ビット線は、多結晶シリコンのプラ グを埋め込んだ前記コンタクトホールを通じてメモリセ ル選択用MISFETのソース、ドレインの一方と電気 的に接続される。また、周辺回路の第1層目の配線は、 周辺回路の前記コンタクトホールを通じて周辺回路のM ISFETのゲート電極またはソース、ドレインのいず れかと電気的に接続される。

【0018】Ti膜と酸化シリコン膜の界面剥離を防止 する他の対策として、Ti膜を熱処理してTiシリサイ ド層を形成した後(または形成する際)、窒素雰囲気中 で熱処理を行うことによってTi膜を酸化シリコン膜と 密着性のよいTiN(チタンナイトライド)膜に置換す

【0013】次に、ビット線および周辺回路の第1層目 の配線のそれぞれの上部を層間絶縁膜で覆い、続いてこ の層間絶縁膜にメモリセル選択用MISFETのソー ス、ドレインの一方と情報蓄積用容量素子とを接続する ためのスルーホールを形成した後、このスルーホールの 50 る方法が考えられる。しかし、窒素雰囲気中での高温熱

10

処理によって酸化シリコン膜上のTi膜を完全にTiN膜に置換することは難しく、膜の表面は窒化されても酸化シリコン膜との界面までは完全に窒化されない。また、この高温熱処理を長時間行うことは、MISFETのソース、ドレインに打ち込まれた不純物の拡散を助長することになり、浅接合の形成の障害となる。

9

【0019】本発明の目的は、情報蓄積用容量素子の容量絶縁膜を高誘電体材料で構成したDRAMにおいて、高誘電体材料の膜質を改善するために行う高温熱処理によって下層の配線が絶縁膜の表面から剥離する不良を防止する技術を提供することにある。

【0020】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0021]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0022】(1) 本発明の半導体集積回路装置は、半導体基板の主面上に形成された酸化シリコン系の第1絶縁膜の上部に、少なくともその一部が前記第1絶縁膜と接するように延在する配線が形成され、前記配線の上部に形成された第2絶縁膜の上部に、少なくともその一部が高誘電体膜で構成された容量絶縁膜を有する容量素子が形成されており、前記配線を構成する導電膜は、少なくとも前記第1絶縁膜と界面を接する部分が、チタンを除いた高融点金属、または高融点金属の窒化物からなる。

【0023】(2)本発明の半導体集積回路装置は、半導体基板の主面上の第1領域に、ワード線と一体に構成されたゲート電極を備えたメモリセル選択用MISFETが形成され、前記メモリセル選択用MISFETを覆う酸化シリコン系の第1絶縁膜の上部に、前記メモリセル選択用MISFETのソース、ドレインの一方と電気的に接続され、かつ前記第1絶縁膜と接するように延在するビット線が形成され、前記ビット線の上部に形成された第2絶縁膜の上部に、前記メモリセル選択用MISFETのソース、ドレインの他方と電気的に接続されたかつ少なくともその一部が高誘電体膜で構成されたDRAMを有し、前記ビット線を構成する導電膜は、少なくとも前記第1絶縁膜と界面を接する部分が、チタンを除いた高融点金属、または高融点金属の窒化物からなる。

【0024】(3)本発明の半導体集積回路装置は、前記(2)において、前記高誘電体膜がCVD法で堆積した酸化タンタル膜である。

【0025】(4)本発明の半導体集積回路装置は、前記(2)において、前記メモリセル選択用MISFETのゲート電極を構成する導電膜の少なくとも一部が金属膜で構成されている。

【0026】(5)本発明の半導体集積回路装置は、前記(2)において、前記半導体基板の主面上の第2領域に、前記DRAMの周辺回路のMISFETが形成され、前記周辺回路のMISFETを覆う前記酸化シリコン系の第1絶縁膜の上部に、前記周辺回路のMISFETのゲート電極、ソースまたはドレインのいずれかと電気的に接続され、かつ前記第1絶縁膜と接するように延在する第1層目の配線が形成され、前記第1層目の配線を構成する導電膜は、少なくとも前記第1絶縁膜と界面を接する部分が、チタンを除いた高融点金属、または高融点金属の窒化物からなる。

【0027】(6)本発明の半導体集積回路装置は、前記(5)において、前記第1絶縁膜に開孔され、前記第1層目の配線と前記周辺回路のMISFETのソースまたはドレインとを電気的に接続するコンタクトホールの底部にチタンシリサイド層が形成されている。

【0028】(7)本発明の半導体集積回路装置は、前記(5)において、前記ピット線および前記第1層目の配線のそれぞれを構成する前記導電膜がタングステン膜である。

【0029】(8)本発明の半導体集積回路装置は、前記(5)において、前記第1層目の配線が前記コンタクトホールの内部に形成され、チタン膜とバリアメタル膜との積層膜、またはチタン膜とバリアメタル膜とタングステン膜との積層膜で構成されたプラグを介して前記周辺回路のMISFETのソースまたはドレインと電気的に接続されている。

【0030】(9)本発明の半導体集積回路装置は、前記(5)において、前記周辺回路のMISFETのゲー30 ト電極の少なくとも前記第1層目の配線と接する部分が金属膜で構成されている。

【0031】(10)本発明の半導体集積回路装置は、前記(5)において、前記第1絶縁膜がスピンオングラス膜またはCVD法で堆積した酸化シリコン膜であることを特徴とする半導体集積回路装置。

【0032】(11)本発明の半導体集積回路装置は、前記(5)において、前記ビット線の幅がフォトリソグラフィの解像限界で決まる最小寸法以下の寸法で構成されている。

0 【0033】(12)本発明の半導体集積回路装置は、前記(5)において、前記情報蓄積用容量素子の上部に形成された酸化シリコン系の第3絶縁膜の上部に、前記第1層目の配線と電気的に接続された第2層目の配線が形成され、前記第2層目の配線を構成する導電膜は、少なくとも前記第3絶縁膜と界面を接する部分がチタン膜である。

【0034】(13)本発明の半導体集積回路装置は、 以下の工程を含んでいる。

【0035】(a) 半導体基板の主面上に酸化シリコン 50 系の第1絶縁膜を形成した後、前記第1絶縁膜の上部 11

に、少なくとも前記第1絶縁膜と界面を接する部分が、 チタンを除いた高融点金属、またはチタンを含む高融点 金属の窒化物からなる導電膜を堆積する工程、(b)前 記導電膜をパターニングすることによって、少なくとも その一部が前記第1絶縁膜と接するように延在する配線 を形成した後、前記配線の上部に第2絶縁膜を形成する 工程、(c)前記第2絶縁膜の上部に高誘電体膜を堆積 した後、前記高誘電体膜の膜質を改善するための熱処理 を行う工程、(d) 前記第2絶縁膜の上部に、少なくと もその一部が前記高誘電体膜で構成された容量絶縁膜を 有する容量素子を形成する工程。

【0036】(14) 本発明の半導体集積回路装置の製 造方法は、以下の工程を含んでいる。

【0037】 (a) 半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用MI SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b)前記メモリセル選択用MISFE Tおよび前記周辺回路のMISFETのそれぞれの上部 に酸化シリコン系の第1絶縁膜を形成する工程、(c) 前記メモリセル選択用MISFETのソース、ドレイン の少なくとも一方の上部の前記第1絶縁膜に第1コンタ クトホールを形成し、前記周辺回路のMISFETのソ ースおよびドレインのそれぞれの上部の前記第1絶縁膜 に第2コンタクトホールを形成し、前記周辺回路のMI SFETのゲート電極の上部の前記第1絶縁膜に第3コ ンタクトホールを形成する工程、(d) 前記第2コンタ クトホールおよび前記第3コンタクトホールのそれぞれ の内部を含む前記第1絶縁膜の上部にチタン膜を堆積し た後、前記半導体基板を熱処理することによって、前記 第2コンタクトホールの底部に露出した前記周辺回路の MISFETのソースおよびドレインのそれぞれの表面 にチタンシリサイド層を形成する工程、(e)前記第2 コンタクトホールおよび前記第3コンタクトホールのそ れぞれの内部を含む前記チタン膜の上部に、バリアメタ ル膜、または前記バリアメタル膜とチタンを除いた高融 点金属膜との積層膜を堆積した後、前記第1絶縁膜の上 部の前記バリアメタル膜または前記積層膜を前記チタン 膜と共に除去することによって、前記第2コンタクトホ ールおよび前記第3コンタクトホールのそれぞれの内部 にプラグを形成する工程、(f)前記第1絶縁膜の上部 に、少なくとも前記第1絶縁膜と界面を接する部分が、 チタンを除いた高融点金属、または高融点金属の窒化物 からなる導電膜を堆積する工程、(g)前記導電膜をパ ターニングすることによって、前記第1コンタクトホー ルを通じて前記メモリセル選択用MISFETのソー ス、ドレインの一方と電気的に接続されるビット線を形 成し、前記第2コンタクトホールまたは前記第3コンタ クトホールを通じて前記周辺回路のMISFETと電気

程、(h) 前記ビット線および前記周辺回路の第1層目 の配線のそれぞれの上部に堆積した第2絶縁膜の上部に 高誘電体膜を堆積した後、前記高誘電体膜の膜質を改善 するための熱処理を行う工程、(i)前記第2絶縁膜の 上部に、少なくともその一部が前記高誘電体膜で構成さ れた容量絶縁膜を有し、前記メモリセル選択用MISF ETのソース、ドレインの他方と電気的に接続される情 報蓄積用容量素子を形成する工程。

【0038】(15)本発明の半導体集積回路装置の製 10 造方法は、前記(14)において、前記メモリセル選択 用MISFETのゲート電極および前記周辺回路のMI SFETのゲート電極のそれぞれを構成する導電膜が、 不純物がドープされた低抵抗多結晶シリコン膜とバリア メタル膜とタングステン膜との積層膜である。

【0039】(16)本発明の半導体集積回路装置の製 造方法は、前記(14)において、前記ビット線および 前記周辺回路の第1層目の配線がタングステン膜であ

【0040】(17)本発明の半導体集積回路装置の製 20 造方法は、前記(14)において、前記高誘電体膜が金 属酸化物からなる。

【0041】(18)本発明の半導体集積回路装置の製 造方法は、前記(17)において、前記金属酸化物が酸 化タンタルである。

【0042】(19)本発明の半導体集積回路装置の製 造方法は、前記(14)において、前記高誘電体膜の膜 質を改善するための熱処理温度が750℃以上である。

【0043】(20)本発明の半導体集積回路装置の製 造方法は、以下の工程を含んでいる。

【0044】(a)半導体基板の主面上の第1領域に、 DRAMのメモリセルを構成するメモリセル選択用MI SFETを形成し、前記半導体基板の主面上の第2領域 に、前記DRAMの周辺回路を構成するMISFETを 形成する工程、(b) 前記メモリセル選択用MISFE Tおよび前記周辺回路のMISFETのそれぞれの上部 に酸化シリコン系の第1絶縁膜を形成する工程、(c) 前記メモリセル選択用MISFETのソース、ドレイン の少なくとも一方の上部の前記第1絶縁膜に第1コンタ クトホールを形成し、前記周辺回路のMISFETのソ ースおよびドレインのそれぞれの上部の前記第1絶縁膜 に第2コンタクトホールを形成し、前記周辺回路のMI SFETのゲート電極の上部の前記第1絶縁膜に第3コ ンタクトホールを形成する工程、(d)前記第2コンタ クトホールおよび前記第3コンタクトホールのそれぞれ の内部を含む前記第1絶縁膜の上部にコバルト膜を堆積 した後、前記半導体基板を熱処理することによって、前 記第2コンタクトホールの底部に露出した前記周辺回路 のMISFETのソースおよびドレインのそれぞれの表 面にコバルトシリサイド層を形成する工程、(e)前記 的に接続される周辺回路の第1層目の配線を形成する工 50 第2コンタクトホールおよび前記第3コンタクトホール

のそれぞれの内部を含む前記コバルト膜の上部に、バリ アメタル膜、または前記バリアメタル膜とコバルトを除 いた高融点金属膜との積層膜を堆積した後、前記第1絶 縁膜の上部の前記バリアメタル膜または前記積層膜を前 記コバルト膜と共に除去することによって、前記第2コ ンタクトホールおよび前記第3コンタクトホールのそれ ぞれの内部にプラグを形成する工程、(f) 前記第1絶 縁膜の上部に、少なくとも前記第1絶縁膜と界面を接す る部分が、コバルトを除いた高融点金属、または高融点 金属の窒化物からなる導電膜を堆積する工程、(g)前 記導電膜をパターニングすることによって、前記第1コ ンタクトホールを通じて前記メモリセル選択用MISF ETのソース、ドレインの一方と電気的に接続されるビ ット線を形成し、前記第2コンタクトホールまたは前記 第3コンタクトホールを通じて前記周辺回路のMISF ETと電気的に接続される周辺回路の第1層目の配線を 形成する工程、(h)前記ビット線および前記周辺回路 の第1層目の配線のそれぞれの上部に堆積した第2絶縁 膜の上部に高誘電体膜を堆積した後、前記高誘電体膜の 膜質を改善するための熱処理を行う工程、(i)前記第 2 絶縁膜の上部に、少なくともその一部が前記高誘電体 膜で構成された容量絶縁膜を有し、前記メモリセル選択 用MISFETのソース、ドレインの他方と電気的に接 続される情報蓄積用容量素子を形成する工程。

[0045]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

【0046】図1は、本実施の形態のDRAMを形成した半導体チップの全体平面図である。図示のように、単結晶シリコンからなる半導体チップ1Aの主面には、X方向(半導体チップ1Aの長辺方向)およびY方向(半導体チップ1Aの短辺方向)に沿って多数のメモリアレイMARYがマトリクス状に配置されている。X方向に沿って互いに隣接するメモリアレイMARYの間にはセンスアンプSAが配置されている。半導体チップ1Aの主面の中央部には、ワードドライバWD、データ線選択回路などの制御回路や、入出力回路、ボンディングパッドなどが配置されている。

【0047】図2は、上記DRAMの等価回路図である。図示のように、このDRAMのメモリアレイ(MARY)は、行方向に延在する複数のワード線WL(WLn-1、WLn、WLn+1…)と列方向に延在する複数のビット線BLおよびそれらの交点に配置された複数のメモリセル(MC)によって構成されている。1ビットの情報を記憶する1個のメモリセルは、1個の情報蓄積用容量素子Cとこれに直列に接続された1個のメモリセル選択用MISFETQsとで構成されている。メモリセル選択用MISFETQsのソース、ドレインの一方

は、情報蓄積用容量素子Cと電気的に接続され、他方は ビット線BLと電気的に接続されている。ワード線WL の一端は、ワードドライバWDに接続され、ビット線B Lの一端は、センスアンプSAに接続されている。

【0048】図3は、DRAMのメモリアレイと周辺回路のそれぞれの一部を示す半導体基板の要部断面図、図4は、メモリアレイの一部を示す半導体基板の概略平面図である。なお、図4にはメモリセルを構成する導電層(プレート電極を除く)のみを示し、導電層間の絶縁膜10 やメモリセルの上部に形成される配線の図示は省略してある。

【0049】DRAMのメモリセルは、p型の単結晶シリコンからなる半導体基板1の主面に形成されたp型ウエル2に形成されている。メモリセルが形成された領域(メモリアレイ)のp型ウエル2は、半導体基板1の他の領域に形成された入出力回路などからノイズが侵入するのを防ぐために、その下部に形成されたn型半導体領域3によって半導体基板1と電気的に分離されている。

【0050】メモリセルは、メモリセル選択用MISF ETQsの上部に情報蓄積用容量素子Cを配置したスタックド構造で構成されている。メモリセル選択用MISFETQsはnチャネル型で構成され、図4に示すように、X方向(列方向)に沿って真っ直ぐに延在する細長い島状のパターンで構成された活性領域Lに形成されている。活性領域Lのそれぞれには、ソース、ドレインの一方(n型半導体領域9)を互いに共有するメモリセル選択用MISFETQsがX方向に隣接して2個形成されている。

【0051】活性領域Lを囲む素子分離領域は、p型ウ 30 エル2に形成された素子分離溝6で構成されている。素 子分離溝6の内部には酸化シリコン膜5が埋め込まれて おり、その表面は活性領域Lの表面とほぼ同じ高さにな るように平坦化されている。このような素子分離溝6に よって構成された素子分離領域は、活性領域Lの端部に バーズビーク(bird's beak) ができないので、LOCO S (選択酸化) 法で形成された同一寸法の素子分離領域 (フィールド酸化膜) に比べて実効的な面積が大きくな る。

【0052】メモリセル選択用MISFETQsは、主40 としてゲート酸化膜7、ゲート電極8Aおよびソース、ドレインを構成する一対のn型半導体領域9、9によって構成されている。メモリセル選択用MISFETQsのゲート電極8Aはワード線WLと一体に構成されており、同一の幅、同一のスペースでY方向に沿って直線的に延在している。ゲート電極8A(ワード線WL)の属すなわちゲート長と、隣接する2本のゲート電極8A(ワード線WL)のスペースとは、いずれもフォトリングラフィの解像限界で決まる最小加工寸法と同程度である。ゲート電極8A(ワード線WL)は、例えばP(リン)などのn型不純物がドープされた低抵抗多結晶シリンなどのn型不純物がドープされた低抵抗多結晶シリ

コン膜と、その上部に形成されたWN(タングステンナイトライド)膜などからなるバリアメタル層と、その上部に形成されたW(タングステン)膜などの高融点金属膜とで構成されたポリメタル構造を有している。ポリメタル構造のゲート電極8A(ワード線WL)は、多結晶シリコン膜やポリサイド膜で構成されたゲート電極に比べて電気抵抗が低いので、ワード線の信号遅延を低減することができる。

【0053】DRAMの周辺回路は、nチャネル型MISFETQnとpチャネル型MISFETQpとで構成されている。nチャネル型MISFETQnはp型ウエル2に形成され、主としてゲート酸化膜7、ゲート電極8日は近ソース、ドレインを構成されている。また、pチャネル型MISFETQpはn型ウエル4に形成され、主としてゲート酸化膜7、ゲート電極8日に形成され、主としてゲート酸化膜7、ゲート電極8日におよびソース、ドレインを構成する一対のp+型半導体領域11、11によって構成されている。ゲート電極8日、8日は、ゲート電極8日(ワード線WL)と同じポリメタル構造で構成されている。周辺回路を構成するnチャネル型MISFETQpは、メモリセルよりも緩いデザインルールで製造されている。

【0054】メモリセル選択用MISFETQsのゲート電極8A(ワード線WL)の上部には窒化シリコン膜12が形成されており、この窒化シリコン膜12の上部および側壁とゲート電極8A(ワード線WL)の側壁とには窒化シリコン膜13が形成されている。また、周辺回路のMISFETのゲート電極8B、8Cのそれぞれの上部には窒化シリコン膜12が形成されており、ゲート電極8B、8Cのそれぞれの側壁には、窒化シリコン膜13で構成されたサイドウォールスペーサ13sが形成されている。

【0055】メモリアレイの窒化シリコン膜12と窒化シリコン膜13は、後述するように、メモリセル選択用MISFETQsのソース、ドレイン(n型半導体領域9、9)の上部にセルフアライン(自己整合)でコンタクトホールを形成する際のエッチングストッパとして使用される。また、周辺回路のサイドウォールスペーサ13sは、nチャネル型MISFETQnのソース、ドレインとpチャネル型MISFETQpのソース、ドレインをLDD(Lightly Doped Drain)構造にするために使用される。

【0056】メモリセル選択用MISFETQs、nチャネル型MISFETQnおよびpチャネル型MISFETQnおよびpチャネル型MISFETQpのそれぞれの上部にはSOG膜16が形成されている。また、このSOG膜16のさらに上部には2層の酸化シリコン膜17、18が形成されており、上層の酸化シリコン膜18は、その表面が半導体基板1の全域でほぼ同じ高さになるように平坦化されている。

【0057】メモリセル選択用MISFETQsのソース、ドレインを構成する一対のn型半導体領域9、9の上部には、酸化シリコン膜18、17およびSOG膜16を貫通するコンタクトホール19、20が形成されている。これらのコンタクトホール19、20の内部には、n型不純物(例えばP(リン))をドープした低抵抗の多結晶シリコン膜で構成されたプラグ21が埋め込まれている。

16

【0058】コンタクトホール19、20のそれぞれの 10 底部のX方向の径は、対向する2本のゲート電極8A (ワード線WL)の一方の側壁の窒化シリコン膜13と 他方の側壁の窒化シリコン膜13とのスペースによって 規定されている。すなわち、コンタクトホール19、20は、ゲート電極8A (ワード線WL)のスペースに対してセルフアラインで形成されている。

【0059】一対のコンタクトホール19、20のう ち、情報蓄積用容量素子Cを接続するためのコンタクト ホール20のY方向の径は、活性領域LのY方向の寸法 よりも小さい。これに対して、ビット線BLを接続する ためのコンタクトホール19(2個のメモリセル選択用 MISFETQsによって共有されたn型半導体領域9 上のコンタクトホール)のY方向の径は、活性領域Lの Y方向の寸法よりも大きい。すなわち、コンタクトホー ル19は、Y方向の径がX方向の(上端部の)径よりも 大きい略長方形の平面パターンで構成されており、その 一部は活性領域しから外れて素子分離溝6上に延在して いる。コンタクトホール19をこのようなパターンで構 成することにより、コンタクトホール19を介してビッ ト線BLとn型半導体領域9とを電気的に接続する際 30 に、ビット線BLの幅を一部で太くして活性領域Lの上 部まで延在したり、活性領域しの一部をビット線BL方 向に延在したりしなくともよいので、メモリセルサイズ を縮小することが可能となる。

【0060】酸化シリコン膜18の上部には酸化シリコン膜28が形成されている。コンタクトホール19の上部の酸化シリコン膜28にはスルーホール22が形成されており、その内部には下層から順にTi膜、TiN膜、W膜を積層した導電膜からなるプラグ35が埋め込まれている。また、このプラグ35とスルーホール22の下部のコンタクトホール19に埋め込まれたプラグ21との界面には、プラグ35の一部を構成するTi膜とプラグ21を構成する多結晶シリコン膜との反応によって生じたTiSi2(チタンシリサイド)層37が形成されている。スルーホール22は、活性領域しから外れた素子分離溝6の上方に配置されている。

【0061】酸化シリコン膜28の上部にはビット線BLが形成されている。ビット線BLは素子分離溝6の上方に配置されており、同一の幅、同一のスペースでX方向に沿って直線的に延在している。ビット線BLはW膜50で構成されており、酸化シリコン膜28に形成されたス

ルーホール 2 2およびその下部の絶縁膜(酸化シリコン膜 2 8、1 8、1 7、 SOG膜 1 6 およびゲート酸化膜7)に形成されたコンタクトホール 1 9 を通じてメモリセル選択用M I SFETQsによって共有された n 型半導体領域9)と電気的に接続されている。また、ビット線B L は、隣接するビット線B L との間に形成される寄生容量をできるだけ低減するために、そのスペースを可能な限り広くしてある。

【0062】ビット線BLのスペースを広くして寄生容量を低減することにより、メモリセルサイズを縮小した場合でも、情報蓄積用容量素子Cに蓄積された電荷(情報)を読み出すときの信号電圧を大きくすることができる。また、ビット線BLのスペースを広くすることにより、後述するビット線BLのスペース領域に形成されるスルーホール(情報蓄積用容量素子Cとコンタクトホール20とを接続するスルーホール)48の開孔マージンを十分に確保できるようになるので、メモリセルサイズを縮小した場合でも、ビット線BLとスルーホール48のショートを確実に防止することができる。

【0063】さらに、ビット線BLを金属(W)で構成することにより、そのシート抵抗を2Ω/□程度にまで低減できるので、情報の読み出し、書き込みを高速で行うことができる。また、ビット線BLと後述する周辺回路の配線23~26とを同一の工程で同時に形成することができる。また、ビット線BLを耐熱性およびエレクトロマイグレーション耐性の高い金属(W)で構成することにより、ビット線BLの幅を微細化した場合でも、断線を確実に防止することができる。

【0064】周辺回路の酸化シリコン膜28の上部には第1層目の配線23~26が形成されている。これらの配線23~26はビット線BLと同じ導電材料(W)で構成されており、後述するようにビット線BLを形成する工程で同時に形成される。配線23~26は、酸化シリコン膜28、18、17およびSOG膜16に形成されたコンタクトホール30~34を通じて周辺回路のMISFET(nチャネル型MISFETQn、pチャネル型MISFETQp)と電気的に接続されている。

【0065】周辺回路のMISFETと配線23~26とを接続するコンタクトホール30~34の内部には、下層から順にTi膜、TiN膜、W膜を積層した導電膜からなるプラグ35が埋め込まれている。また、これらのコンタクトホール30~34のうち、周辺回路のMISFETのソース、ドレイン(n⁺型半導体領域10およびp⁺型半導体領域11)の上部に形成されたコンタクトホール(30~33)の底部には、プラグ35の一部を構成するTi膜と半導体基板1(Si)との反応によって生じたTiSi2層37が形成されており、これによってプラグ35とソース、ドレイン(n⁺型半導体

領域10および p^+ 型半導体領域11)とのコンタクト抵抗が低減されている。

【0066】ビット線BLと第1層目の配線23~26 のそれぞれの上部には酸化シリコン膜38が形成されており、この酸化シリコン膜38のさらに上部にはSOG膜39が形成されている。SOG膜39は、その表面が半導体基板1の全域でほぼ同じ高さになるように平坦化されている。

【0067】メモリアレイのSOG膜39の上部には窒10 化シリコン膜44が形成されており、この窒化シリコン44のさらに上部には情報蓄積用容量素子Cが形成されている。情報蓄積用容量素子Cは、下部電極(蓄積電極)45と上部電極(プレート電極)47とそれらの間に設けられたTa2O5 (酸化タンタル)膜46とによって構成されている。下部電極45は、例えばP(リン)がドープされた低抵抗多結晶シリコン膜からなり、上部電極47は、例えばTiN膜からなる。

【0068】情報蓄積用容量素子Cの下部電極45は、図4のX方向に沿って真っ直ぐに延在する細長いパター20 ンで構成されている。下部電極45は、窒化シリコン膜44、SOG膜39およびその下層の酸化シリコン膜38、28を貫通するスルーホール48内に埋め込まれたプラグ49を通じてコンタクトホール20内のプラグ21を気的に接続され、さらにこのプラグ21を介してメモリセル選択用MISFETQsのソース、ドレインの他方(n型半導体領域9)と電気的に接続されている。下部電極45とコンタクトホール20との間に形成されたスルーホール48は、ビット線BLまたはその下部のプラグ35とのショートを確実に防止するために、30最小加工寸法よりも微細な径(例えば0.14μm)で構成されている。このスルーホール48内に埋め込まれたプラグ49は、例えばP(リン)がドープされた低抵抗

【0069】周辺回路のSOG膜39の上部には、情報蓄積用容量素子Cの下部電極45とほぼ同じ高さの厚い膜厚を有する酸化シリコン膜50が形成されている。周辺回路の酸化シリコン膜50をこのような厚い膜厚で形成することによって、情報蓄積用容量素子Cの上部に形成される層間絶縁膜56の表面がメモリアレイと周辺回40路とでほぼ同じ高さになる。

多結晶シリコン膜で構成されている。

【0070】情報蓄積用容量素子Cの上部には層間絶縁膜56が形成され、さらにその上部には第2層目の配線52、53が形成されている。層間絶縁膜56は、酸化シリコン膜で構成されており、第2層目の配線52、53は、A1(アルミニウム)を主体とする導電膜で構成されている。周辺回路に形成された第2層目の配線53は、その下層の絶縁膜(層間絶縁膜56、酸化シリコン膜50、SOG膜39、酸化シリコン膜38)に形成されたスルーホール54を通じて第1層目の配線26と電気的に接続されている。このスルーホール54の内部に

は、例えばTi膜、TiN膜およびW膜からなるプラグ 55が埋め込まれている。

【0071】第2層目の配線52、53の上部には第2 の層間絶縁膜63が形成され、さらにその上部には第3 層目の配線57、58、59が形成されている。層間絶 緑膜63は、酸化シリコン系の絶縁膜(例えば酸化シリ コン膜とSOG膜と酸化シリコン膜とからなる3層の絶 縁膜)で構成されており、第3層目の配線57、58、 59は、第2層目の配線52、53と同じく、A1を主 体とする導電膜で構成されている。

【0072】第3層目の配線58は、その下層の層間絶 縁膜63、56に形成されたスルーホール60を通じて 情報蓄積用容量素子Cの上部電極47と電気的に接続さ れており、周辺回路の第3層目の配線59は、その下層 の層間絶縁膜63に形成されたスルーホール61を通じ て第2層目の配線53と電気的に接続されている。これ らのスルーホール60、61の内部には、例えばTi 膜、TiN膜およびW膜からなるプラグ62が埋め込ま れている。

【0073】次に、上記のように構成されたDRAMの 製造方法の一例を図5~図42を用いて工程順に説明す る。

【0074】まず、図5に示すように、p型で比抵抗が 10 Ω cm程度の単結晶シリコンからなる半導体基板1の 主面の素子分離領域に素子分離溝6を形成する。素子分 離溝6は、半導体基板1の表面をエッチングして深さ3 00~400m程度の溝を形成し、次いでこの溝の内部 を含む半導体基板1上にCVD法で酸化シリコン膜5を 堆積した後、この酸化シリコン膜5を化学的機械研磨(C hemical Mechanical Polishing; CMP) 法でポリッシ ュバックして形成する。

【0075】次に、図6に示すように、メモリセルを形 成する領域(メモリアレイ)の半導体基板1にn型不純 物、例えばP(リン)をイオン打ち込みしてn型半導体 領域3を形成した後、メモリアレイと周辺回路の一部 (nチャネル型MISFETQnを形成する領域) にp 型不純物、例えばB(ホウ素)をイオン打ち込みしてp 型ウエル2を形成し、周辺回路の他の一部(pチャネル 型MISFETQpを形成する領域)にn型不純物、例 えばP(リン)をイオン打ち込みしてn型ウエル4を形 成する。

【0076】続いて、MISFETのしきい値電圧を調 整するための不純物、例えばBF2(フッ化ホウ素)) をp型ウエル2およびn型ウエル4にイオン打ち込み し、次いでp型ウエル2およびn型ウエル4のそれぞれ の表面をHF(フッ酸)系の洗浄液で洗浄した後、半導 体基板1をウェット酸化してp型ウエル2およびn型ウ エル4のそれぞれの表面に膜厚7mm程度の清浄なゲート 酸化膜7を形成する。

の上部にゲート電極8A(ワード線WL)およびゲート 電極8B、8Cを形成する。ゲート電極8A(ワード線 WL) およびゲート電極8B、8Cは、例えばP (リ ン)などの n 型不純物をドープした膜厚 7 0 nm程度の多 結晶シリコン膜を半導体基板1上にCVD法で堆積し、 次いでその上部に膜厚 5 nm程度のWN(タングステンナ イトライド)膜と膜厚100nm程度のW膜とをスパッタ リング法で堆積し、さらにその上部に膜厚200m程度 の窒化シリコン膜12をCVD法で堆積した後、フォト 10 レジスト膜をマスクにしてこれらの膜をパターニングす ることにより形成する。WN膜は、高温熱処理時にW膜 と多結晶シリコン膜とが反応して両者の界面に高抵抗の シリサイド層が形成されるのを防止するバリア層として 機能する。バリア層には、WN膜高融点金属窒化膜、例 えばTiN (チタンナイトライド) 膜を使用することも できる。メモリセル選択用MISFETQsのゲート電 極8A (ワード線WL) は、例えば波長248nmのKr Fエキシマレーザを光源に用いた露光技術と位相シフト 技術とを用いて形成する。

20 【0078】次に、図8に示すように、n型ウエル4に p型不純物、例えばB(ホウ素)をイオン打ち込みして ゲート電極8Cの両側のn型ウエル4にp 型半導体領 域15を形成する。また、p型ウエル2にn型不純物、 例えばP(リン)をイオン打ち込みしてゲート電極8A の両側のp型ウエル2にn型半導体領域9aを形成 し、ゲート電極8Bの両側のp型ウエル2にn⁻型半導 体領域14を形成する。ここまでの工程により、メモリ セル選択用MISFETQsが略完成する。

【0079】次に、図9に示すように、半導体基板1上 30 にCVD法で膜厚50m程度の窒化シリコン膜13を堆 積した後、メモリアレイの窒化シリコン膜13をフォト レジスト膜で覆い、周辺回路の窒化シリコン膜13を異 方性エッチングすることにより、周辺回路のゲート電極 8B、8Cの側壁にサイドウォールスペーサ13sを形 成する。このエッチングは、素子分離溝6に埋め込まれ た酸化シリコン膜5とゲート酸化膜7の削れ量を最少と するために、窒化シリコン膜13を高い選択比でエッチ ングするガスを使用して行う。また、ゲート電極8B、 8 C 上の窒化シリコン膜 1 2 の削れ量を最少とするため に、オーバーエッチング量を必要最小限に留めるように 40 する。

【0080】次に、図10に示すように、周辺回路のn 型ウエル4にp型不純物、例えばB(ホウ素)をイオン 打ち込みしてpチャネル型MISFETQpのp⁺型半 導体領域11(ソース、ドレイン)を形成し、周辺回路 のp型ウエル2にn型不純物、例えばAs (ヒ素)をイ オン打ち込みしてnチャネル型MISFETQnのn+ 型半導体領域10(ソース、ドレイン)を形成する。こ こまでの工程により、LDD構造を備えたpチャネル型 【0077】次に、図7に示すように、ゲート酸化膜7 50 MISFETQpおよびnチャネル型MISFETQn

が略完成する。

【0081】次に、図11に示すように、半導体基板1上に膜厚300m程度のS0G膜16をスピン塗布し、水蒸気を含む400℃程度の酸素雰囲気中でベーク処理を行った後、さらに800℃、1分程度の熱処理を行ってこのSOG膜16をデンシファイ(緻密化)する。SOG膜16には、例えばポリシラザン系の無機SOGを使用する。

【0082】SOG膜16は、BPSG膜などのグラス フロー膜に比べてリフロー性が高く、微細なスペースの ギャップフィル性に優れているので、フォトリソグラフ ィの解像限界程度まで微細化されたゲート電極8A(ワ ード線WL) のスペースに埋め込んでもボイドが生じる ことがない。また、SOG膜16は、BPSG膜などで 必要とされる高温、長時間の熱処理を行わなくとも高い リフロー性が得られるので、メモリセル選択用MISF ETQsのソース、ドレインや周辺回路のMISFET (nチャネル型MISFETQn、pチャネル型MIS FETQp) のソース、ドレインに打ち込まれた不純物 の熱拡散を抑制して浅接合化を図ることができると共 に、熱処理時にゲート電極8A(ワード線WL)および ゲート電極8B、8Cを構成するメタル (W膜) が酸化 するのを抑制できるので、メモリセル選択用MISFE TQsおよび周辺回路のMISFETの高性能化を実現 することができる。

【0083】次に、図12に示すように、SOG膜16の上部に膜厚600m程度の酸化シリコン膜17を堆積し、次いでこの酸化シリコン膜17をCMP法で研磨してその表面を平坦化した後、その上部に膜厚100m程度の酸化シリコン膜18を堆積する。上層の酸化シリコン膜18は、CMP法で研磨されたときに生じた下層の酸化シリコン膜17の表面の微細な傷を補修するために堆積する。

【0084】次に、図13に示すように、フォトレジスト膜27をマスクにしたドライエッチングでメモリセル選択用MISFETQson⁻型半導体領域(ソース、ドレイン)9aの上部の酸化シリコン膜18、17を除去する。このエッチングは、酸化シリコン膜17の下層の窒化シリコン膜13が除去されるのを防ぐために、酸化シリコン膜17を高い選択比でエッチングするガスを使用して行う。

【0085】続いて、図14に示すように、上記フォトレジスト膜27をマスクにしたドライエッチングでn型半導体領域(ソース、ドレイン)9aの上部の窒化シリコン膜13を除去し、次いでその下層の薄いゲート酸化膜7を除去することにより、n型半導体領域(ソース、ドレイン)9aの一方の上部にコンタクトホール19を形成し、他方の上部にコンタクトホール20を形成する。

【0086】窒化シリコン膜13のエッチングは、半導 50 領域(ソース、ドレイン)9が形成される。

体基板1や素子分離溝6の削れ量を最小とするために、窒化シリコン膜13を高い選択比でエッチングするガスを使用して行う。また、このエッチングは、窒化シリコン膜13を異方的にエッチングするような条件で行い、ゲート電極8A(ワード線WL)の側壁に窒化シリコン膜13を残すようにする。これにより、底部の径(X方向の径)がフォトリソグラフィの解像限界以下の微細なコンタクトホール19、20をゲート電極8A(ワード線WL)のスペースに対して自己整合で形成することができる。

22

【0087】次に、フォトレジスト膜27を除去した後、フッ酸系のエッチング液(例えばフッ酸+フッ化アンモニウム混液)を使って、コンタクトホール19、20の底部に露出した半導体基板1の表面を洗浄し、ドライエッチング残渣やフォトレジスト残渣などを除去する。このときコンタクトホール19、20の側壁に露出したSOG膜16もエッチング液に曝されるが、800℃程度の高温でデンシファイ(緻密化)したSOG膜16は、このデンシファイ処理を行わないSOG膜に比べてフッ酸系のエッチング液に対する耐性が高いので、このウェットエッチング処理によってコンタクトホール19、20の側壁が大きくアンダーカットされることはない。これにより、次の工程でコンタクトホール19、20の内部に埋め込まれるプラグ21同士のショートを確実に防止することができる。

【0088】また、上記コンタクトホール19、20を形成した後、このコンタクトホール19、20を通じてp型ウエル2にn型不純物(例えばリン)をイオン打ち込みすることによって、メモリセル選択用MISFET 30 Qsのソース、ドレインよりも深い領域のp型ウエル2にn型半導体層を形成してもよい。このn型半導体層は、ソース、ドレインの端部に集中する電界を緩和する効果があるので、ソース、ドレインの端部のリーク電流を低減してメモリセルのリフレッシュ特性を向上させることができる。

【0089】次に、図15に示すように、コンタクトホール19、20の内部にプラグ21を形成する。プラグ21は、酸化シリコン膜18の上部にn型不純物 (例えばAs (ヒ素))をドープした膜厚300m程度の多結晶シリコン膜をCND法で堆積した後、この多結晶シリコン膜をCMP法で研磨してコンタクトホール19、20の内部に残すことにより形成する。

【0090】続いて、酸化シリコン膜18の上部に膜厚200nm程度の酸化シリコン膜28をCVD法で堆積した後、窒素ガス雰囲気中で800℃、1分程度の熱処理を行う。この熱処理によって、プラグ21を構成する多結晶シリコン膜中のn型不純物がコンタクトホール19、20の底部からメモリセル選択用MISFETQsのn⁻型半導体領域9aに拡散し、低抵抗のn型半導体領域(ソース ドレイン)9が形成される。

, 7.

【0091】次に、図16に示すように、フォトレジスト膜をマスクにしたドライエッチングでコンタクトホール19の上部の酸化シリコン膜28を除去することによって、スルーホール22を形成する。このスルーホール22は、活性領域Lから外れた素子分離溝6の上方に配置する。

【0092】続いて、フォトレジスト膜をマスクにしたドライエッチングで周辺回路の酸化シリコン膜28、18、17、SOG膜16およびゲート酸化膜7を除去することによって、nチャネル型MISFETQnのn⁺型半導体領域10(ソース、ドレイン)の上部にコンタクトホール30、31を形成し、pチャネル型MISFETQpのp⁺型半導体領域11(ソース、ドレイン)の上部にコンタクトホール32、33を形成する。またこのとき同時に、pチャネル型MISFETQpのゲート電極8Cの上部にコンタクトホール34を形成し、nチャネル型MISFETQnのゲート電極8Bの上部に図示しないコンタクトホールを形成する。

【0093】上記のように、スルーホール22を形成するエッチングとコンタクトホール30~34を形成するエッチングとを別工程で行うことにより、周辺回路の深いコンタクトホール30~34を形成する際にメモリアレイの浅いスルーホール22の底部に露出したプラグ21が深く削れる不具合を防ぐことができる。なお、スルーホール22の形成とコンタクトホール30~34の形成は、上記と逆の順序で行ってもよい。

【0094】次に、図17に示すように、コンタクトホール30~34とスルーホール22の内部を含む酸化シリコン膜28の上部に膜厚40m程度のTi膜36を堆積する。Ti膜36は、アスペクト比が大きいコンタクトホール30~34の底部でも10m程度以上の膜厚を確保できるよう、コリメーションスパッタなどの高指向性スパッタリング法を用いて堆積する。

【0095】続いて、Ti膜36を大気に晒すことなく、Ar(アルゴン)ガス雰囲気中で650 $^{\circ}$ 、30秒程度の熱処理を行い、さらに窒素ガス雰囲気中で750 $^{\circ}$ 、1分程度の熱処理を行う。この熱処理によって図18に示すように、コンタクトホール30 $^{\circ}$ 33の底部のSi基板とTi膜36とが反応し、nチャネル型MISFETQnのn † 型半導体領域10(ソース、ドレイン)の表面とpチャネル型MISFETQpのp † 型半導体領域11(ソース、ドレイン)の表面とに膜厚10m程度のTiSi2層37が形成される。また、上記窒素ガス雰囲気中での熱処理によって、コンタクトホール30 $^{\circ}$ 34の側壁に堆積した薄いTi膜36の表面が窒化され、Siと反応し難い安定な膜となる。

【0096】なおこのとき、酸化シリコン膜28の上部のTi膜36の表面も窒化されるが、表面以外の部分は窒化されずに未反応のまま残る。また、スルーホール22の底部のプラグ21の表面には、プラグ21を構成す 50

る多結晶シリコン膜とTi 膜 36 との反応によってTi Si_2 層 37 が形成される。

【0097】コンタクトホール30~33の底部にTiSi2層37を形成することにより、次の工程でコンタクトホール30~33の内部に形成されるプラグ35と、周辺回路のMISFETのソース、ドレイン(n^+ 型半導体領域10、 p^+ 型半導体領域11)とが接触する部分のコンタクト抵抗を $1k\Omega$ 以下まで低減することができるので、センスアンプSAやワードドライバWDなどの周辺回路の高速動作が可能となる。コンタクトホール30~33の底部のシリサイド層は、 $TiSi_2$ 以外の高融点金属シリサイド、例えば $CoSi_2$ (コバルトシリサイド)、 $TaSi_2$ (タンタルシリサイド)、 $MoSi_2$ (モリブデンシリサイド)などで構成することもできる。

【0098】次に、図19に示すように、Ti膜36の上部に膜厚30nm程度のTiN膜40をCVD法で堆積する。CVD法は、スパッタリング法に比べてステップカバレージがよいので、アスペクト比が大きいコンタクトホール30~34の底部に平坦部と同程度の膜厚のTiN膜40を堆積することができる。続いて、六フッ化タングステン(WF6)、水素およびモノシラン(SiH4)をソースガスに用いたCVD法でTiN膜40の上部に膜厚300nm程度の厚いW膜41を堆積し、コンタクトホール30~34およびスルーホール22のそれぞれの内部をW膜41で完全に埋め込む。

【0099】なお、TiSi2層37を形成した直後に未反応のTi膜36をエッチング液で除去すると、pチャネル型MISFETQpのゲート電極8Cの上部に形成されたコンタクトホール34の内部や、nチャネル型MISFETQnのゲート電極8Bの上部に形成された図示しないコンタクトホールの内部にもエッチング液が浸入し、ポリメタル構造で構成されたゲート電極8B、8Cの表面(W膜)がエッチングされてしまう。これを防止するために、本実施の形態では、コンタクトホール30~34の内部に残った未反応のTi膜36を残したまま、その上部にTiN膜40およびW膜41を堆積する。

【0100】次に、図20に示すように、CMP法を用いて酸化シリコン膜28の上部のW膜41、TiN膜40およびTi膜36を除去(ポリッシュバック)することにより、コンタクトホール30~34およびスルーホール22のそれぞれの内部に上記W膜41、TiN膜40およびTi膜36で構成されたプラグ35を形成する。このプラグ35は、酸化シリコン膜28の上部のW膜41、TiN膜40およびTi膜36をドライエッチングで除去(エッチバック)することによって形成してもよい。なおこのとき、酸化シリコン膜28上のTi膜36の除去が不十分であると、次の工程で酸化シリコン

25

膜28上に形成される配線(23~26)の一部が後の 高温熱処理時に酸化シリコン膜28の表面から剥離する ことがあるので注意を要する。

【0101】上記プラグ35は、高融点金属であるW膜41を主体として構成されているために抵抗が低いと共に耐熱性が高い。また、W膜41の下層に形成されたTiN膜40は、W膜41をCVD法で堆積する際に六フッ化タングステンとSiとが反応して欠陥(エンクローチメントやワームホール)が発生するのを防止するバリア層として機能すると共に、後の高温熱処理工程でW膜41とSi基板とが反応(シリサイド化反応)するのを防止するバリア層として機能する。このバリア層には、TiN以外の高融点金属窒化物(例えばWN膜)などを使用することもできる。

【0102】プラグ35は、W膜41を使用せずにTiN膜40を主体として構成してもよい。すなわち、コンタクトホール30~34およびスルーホール22のそれぞれの内部に厚い膜厚のTiN膜40を埋め込んでプラグ35を形成してもよい。この場合は、W膜41を主体として構成した場合に比べてプラグ35の抵抗が幾分高くなるが、次の工程で酸化シリコン膜28の上部に堆積するW膜42をドライエッチングしてビット線BLと周辺回路の第1層目の配線23~26とを形成する際にTiN膜40がエッチングストッパとなるので、配線23~26とコンタクトホール30~34の合わせずれマー

ジンが格段に向上し、配線 $23 \sim 26$ のレイアウトの自由度が大幅に向上する。

【0103】次に、酸化シリコン膜28の上部に以下のような方法でビット線BLおよび周辺回路の第1層目の配線23~26を形成する。

【0104】まず、図21に示すように、酸化シリコン膜28の表面をウェット洗浄して研磨残渣を十分に除去した後、その上部に膜厚100m程度のW膜42をスパッタリング法で堆積する。次に、図22に示すように、10 W膜42の上部に形成したフォトレジスト膜43をマスクにしてW膜42をドライエッチングすることにより、ビット線BLおよび周辺回路の第1層目の配線23~26を形成する。なお、W膜42は光反射率が高いので、露光時にフォトレジスト膜43がハレーションを引き起こしてパターン(幅およびスペース)の寸法精度が低下することがある。これを防止するためには、W膜42の上部に反射防止膜を薄く堆積してからフォトレジスト膜43を塗布すればよい。反射防止膜には有機系の材料または光反射率が低い金属材料(例えばTiN膜)を使用20する。

【0105】ここで、酸化シリコン膜とその上部に堆積 した各種金属膜との密着性について検討した結果を説明 する。

[0106]

【表1】

仕 様	100 1 h \m	
(LEL PARK	界面状況	備考
W/TiN/Ti	ハガレ発生	
W/TiN/TiNx	ハガレ発生	x = 10%
W/TiN/TiNx	ハガレ発生	x = 15%
W/TiN/TiNx	ハガレ発生	x = 20%
W/TiN	ハガレ無し	
W	ハガレ無し	
	W/TiN/Ti W/TiN/TiNx W/TiN/TiNx W/TiN/TiNx W/TiN/TiNx	W/TiN/Ti ハガレ発生 W/TiN/TiNx ハガレ発生 W/TiN/TiNx ハガレ発生 W/TiN/TiNx ハガレ発生 W/TiN/TiNx ハガレ発生 W/TiN ハガレ無し

注1) 800°C 5min の窒素アニール後 注2) 下地及びW上はプラズマCVD-SiO2

【0107】表1は、プラズマCVD法で堆積した酸化シリコン膜の表面に6種類の金属膜(試料 $1\sim6$)を堆積し、800℃の窒素雰囲気中で5分間熱処理した後に両者の界面の密着性を評価した結果をまとめたものである。全ての試料においてW膜はスパッタリング法で堆積し、膜厚は300nmとした。また、試料 $1\sim5$ のTiN 膜はすべて反応性スパッタリング法で堆積し、膜厚は50nmとした。試料2、3および<math>40 TiN_x 膜は、反応性スパッタリング法で組成比(x)を変えて堆積した。具体的には、Ar(Fルゴン)一窒素混合ガスの窒素分圧を調節することによって組成比(x)を変えた。試料10Ti 膜はスパッタリング法で堆積し、膜厚は50nm とした。

【0108】表に示すように、試料1~4は界面に剥離が発生したが、試料5、6は全く剥離が発生しなかっ

た。このことから、Ti 膜、またはTi が過剰な状態で含まれたTi 化合物膜と酸化シリコン膜とが界面を接した状態で高温の熱処理を行うと、膜剥がれが発生することが判明した。そこで、酸化物を生成する際の熱化学的生成エネルギーを見ると、W よりもSi のほうが酸化物を形成し易く、さらにTi の方がSi よりも酸化物を形成しやすいエネルギー変化となっている。従って、この物質固有の性質が上記した膜剥がれの原因であると推定される。また、界面にTi が存在する場合でも、Ti 単体としてではなく安定な窒素化合物(Ti N)として存在する場合には、Ti -N 結合を壊すエネルギーが必要となることから、これが試料 5 で膜剥がれが発生しなかった原因と思われる。

【 0 1 0 9 】前述した製造方法では、酸化シリコン膜 2 50 8 の上部のW膜 4 1 、 T i N膜 4 0 および T i 膜 3 6 を 一旦除去してコンタクトホール30~34の内部とスルーホール22の内部とにプラグ35を形成した後、酸化シリコン膜28の上部に新たに堆積したW膜42をパターニングしてビット線BLおよび配線23~26を形成する。従って、この方法によれば、W膜41、TiN膜40およびTi膜36をパターニングしてビット線BLおよび配線23~26を形成する場合に比べて製造工程は増えるが、後にビット線BLの上部に情報蓄積用容量素子Cを形成する際に行われる高温熱処理によってビット線BLや配線23~26が膜剥がれを引き起こす不良を確実に防止することができる。

【0110】また、アスペクト比の大きいコンタクトホール30~34の内部にプラグ35を形成した後、ビット線BLおよび配線23~26を形成するためのW膜42を酸化シリコン膜28の上部に堆積する前記の製造方法によれば、W膜42を堆積する際にスルーホール22およびコンタクトホール30~34の内部への膜の埋め込みを考慮する必要がないので、W膜42を薄い膜厚で堆積することができる。すなわち、この製造方法によれば、ビット線BLの膜厚を薄くすることができるので、隣接するビット線BLとの間に形成される寄生容量をさらに低減することができる。

【0111】さらに、酸化シリコン膜28の表面をCMP法で研磨して平坦化し、その上部に薄い膜厚のW膜42を堆積したことにより、W膜42をエッチングするときのオーバーエッチング量を少なくすることができるので、フォトレジスト膜43の幅よりも広い径を有するスルーホール22の内部のプラグ35が深く削れる不具合を防止することができる。

【0112】ビット線BLおよび配線23~26は、C VD法で堆積したW膜や、W膜とTiN膜との積層膜を 使って形成してもよい。また、酸化シリコン系の絶縁膜 との密着性が良好な他の高融点金属(例えばMo膜、T a 膜)やその窒化物の単層膜あるいはそれらの積層膜を 使って形成してもよい。

【0113】次に、図23に示すように、ビット線BLと第1層目の配線23~26のそれぞれの上部に膜厚100m程度の酸化シリコン膜38を堆積し、続いて酸化シリコン膜38の上部に膜厚250m程度のSOG膜39をスピン塗布した後、水蒸気を含む400℃程度の酸素雰囲気中でベーク処理を行い、さらに800℃、1分程度の熱処理を行ってデンシファイ(緻密化)することによって、SOG膜39の表面を平坦化する。

【0114】前記のように、酸化シリコン膜28の表面を平坦化し、その上部に薄い膜厚のW膜42を堆積してビット線BLと第1層目の配線23~26とを形成したことにより、S0G膜39の下地段差を小さくすることができるので、ビット線BLおよび配線23~26のそれぞれの上部を2層の絶縁膜(酸化シリコン膜38、SOG膜39)だけで平坦化することができる。すなわ

ち、ゲート電極8A、8B、8Cの上部を平坦化したときのように、SOG膜(16)の上部にさらに酸化シリコン膜(17)を堆積してその表面をCMP法で研磨しなくとも十分な平坦性を確保することができるため、製造工程を短縮することができる。

28

【0115】なお、ビット線BLと第1層目の配線23~26による段差が小さい場合には、SOG膜39を使用せずに酸化シリコン膜38を厚く堆積するだけで平坦化を図ることもできる。他方、ビット線BLと配線23 ~26の密度差が大きく、SOG膜39だけでは十分な平坦性が得られないような場合には、SOG膜39の表面をCMP法で研磨し、さらにその上部にSOG膜39の表面の微細な研磨傷を補修するための酸化シリコン膜を堆積してもよい。また、SOG膜39をデンシファイする温度をあまり高くできないような場合には、その耐湿性の低下を補うために、その上部にさらに酸化シリコン膜を堆積してもよい。

【0116】次に、図24に示すように、SOG膜39 の上部に膜厚200m程度の多結晶シリコン膜70をC 20 VD法で堆積した後、フォトレジスト膜をマスクにしてこの多結晶シリコン膜70をドライエッチングすることにより、コンタクトホール20の上方にスルーホール71を形成する。このスルーホール71は、その直径が最小加工寸法と同程度となるように形成する。

【0117】次に、図25に示すように、スルーホール71の側壁に多結晶シリコン膜で構成されたサイドウォールスペーサ72を形成する。サイドウォールスペーサ72は、スルーホール71の内部を含む多結晶シリコン膜70の上部に膜厚60m程度の薄い第2の多結晶シリコン膜(図示せず)をCVD法で堆積した後、この多結晶シリコン膜をエッチバックしてスルーホール71の側壁に残すことにより形成する。このサイドウォールスペーサ72を形成することにより、スルーホール71の内径は、最小加工寸法よりも微細になる。

【0118】次に、図26に示すように、多結晶シリコン膜70とサイドウォールスペーサ72とをマスクにしてスルーホール71の底部の絶縁膜(SOG膜39、酸化シリコン膜38、28)をドライエッチングすることにより、ビット線BLとこれに隣接するビット線BLとのスペース領域を通ってコンタクトホール20に達するスルーホール48を形成する。

【0119】スルーホール48は、最小加工寸法よりも 微細な内径を有するスルーホール71の側壁のサイドウ ォールスペーサ72をマスクにして形成されるので、そ の内径は最小加工寸法よりも微細になる。これにより、 ビット線BLのスペース領域とスルーホール48との合 わせマージンを十分に確保することができるので、次の 工程でスルーホール48の内部に埋め込まれるプラグ4 9がビット線BLまたはその下部のプラグ35とショー 50 トするのを確実に防止することができる。 【0120】次に、図27に示すように、スルーホール48の内部を含む多結晶シリコン膜70の上部にn型不純物(例えばP(リン))をドープした膜厚200m程度の多結晶シリコン膜(図示せず)をCVD法で堆積した後、この多結晶シリコン膜を多結晶シリコン膜70およびサイドウォールスペーサ72と共にエッチバックすることにより、スルーホール48の内部に多結晶シリコン膜で構成されたプラグ49を形成する。

【0121】次に、図28に示すように、SOG膜39の上部に膜厚200m程度の窒化シリコン膜44をCVD法で堆積した後、フォトレジスト膜をマスクにしたドライエッチングで周辺回路の窒化シリコン膜44を除去する。メモリアレイに残った窒化シリコン膜44は、後述する情報蓄積用容量素子Cの下部電極45を形成する工程で酸化シリコン膜をエッチングする際のエッチングストッパとして使用される。

【0122】次に、図29に示すように、窒化シリコン膜44の上部にCVD法で酸化シリコン膜50を堆積した後、フォトレジスト膜をマスクにして酸化シリコン膜50およびその下部の窒化シリコン膜44をドライエッチングすることにより、スルーホール48の上部に凹溝73を形成する。情報蓄積用容量素子Cの下部電極45は、この凹溝73の内壁に沿って形成されるので、下部電極45の表面積を大きくして蓄積電荷量を増やすためには、酸化シリコン膜50を厚い膜厚(例えば1.3 μ m程度)で堆積する必要がある。

【0123】次に、図30に示すように、凹溝73の内部を含む酸化シリコン膜50の上部にn型不純物(例えばP(リン))をドープした膜厚60m程度の多結晶シリコン膜45AをCVD法で堆積する。この多結晶シリコン膜45Aは、情報蓄積用容量素子Cの下部電極材料として使用される。

【0124】次に、図31に示すように、凹溝73の内部を含む多結晶シリコン膜45Aの上部に膜厚300nm程度のSOG膜74をスピン塗布し、次いで400℃程度の熱処理を行ってSOG膜74をベークした後、凹溝73の外部のSOG膜74をエッチバックして除去する。

【0125】次に、図32に示すように、周辺回路の多結晶シリコン膜45Aの上部をフォトレジスト膜75で 40 覆い、メモリアレイの酸化シリコン膜50の上部の多結晶シリコン膜45Aをエッチバック(異方性エッチング)して除去することにより、凹溝73の内壁に沿って下部電極45が形成される。下部電極45は、多結晶シリコン膜45A以外の導電膜で構成することもできる。下部電極用の導電膜は、次の工程で行われる容量絶縁膜の高温熱処理によって劣化しない程度の耐熱性および耐酸化性を備えた導電材料、例えばW、Ru(ルテニウム)などの高融点金属や、RuO(酸化ルテニウム)、IrO(酸化イリジウム)などの導電性金属酸化物で構 50

成することが望ましい。

【0126】次に、図33に示すように、凹溝73と凹溝73との隙間に残った酸化シリコン膜50、および凹溝73の内部のSOG膜74をフッ酸系のエッチング液で同時に除去した後、フォトレジスト膜75を除去する。続いて、メモリアレイを覆うフォトレジスト膜をマスクにしたドライエッチングで周辺回路の多結晶シリコン膜45Aを除去することによって、筒型の下部電極45が完成する。凹溝の隙間の酸化シリコン膜50の底部10には窒化シリコン膜44が形成されているので、酸化シリコン膜50をウェットエッチングするときに下層のSOG膜39がエッチングされることはない。またこのとき、周辺回路の表面は多結晶シリコン膜45Aで覆われているので、その下層の厚い酸化シリコン膜50がエッチングされることはない。

【0127】周辺回路に厚い膜厚の酸化シリコン膜50を残すことにより、後の工程で情報蓄積用容量素子Cの上層に形成される層間絶縁膜56、63の表面がメモリアレイと周辺回路とでほぼ同じ高さになるので、層間絶線膜56の上部に配置される第2層目の配線52、53、層間絶縁膜63の上部に配置される第3層目の配線57~58、および第2層目と第3層目の配線間を接続するスルーホール60、61の形成が容易になる。

【0128】次に、アンモニア雰囲気中で800℃、3分程度の熱処理を行って下部電極45の表面に薄い窒化膜(図示せず)を形成した後、図34に示すように、下部電極45の上部に膜厚14nm程度の薄い Ta_2O_5 (酸化タンタル)膜46を堆積する。下部電極45の表面の窒化膜は、下部電極45を構成する多結晶シリコン膜(45A)が次に行う熱処理によって酸化されるのを防ぐために形成する。また、 Ta_2O_5 膜46は、例えばペンタエトキシタンタル($Ta(OC_2H_5)_5$)をソースガスに用いたCVD法で堆積する。CVD法で堆積した Ta_2O_5 膜46はステップカバレージがよいので、立体的な筒型形状を有する下部電極45の表面全体にほぼ均一な膜厚で堆積される。

【0129】続いて、800℃の酸化性雰囲気中でTa205 膜 4683分程度熱処理する。この高温熱処理を行うことによって、膜中の結晶欠陥が修復され、良質な Ta205 膜 46 が得られる。これにより、情報蓄積用 容量素子C のリーク電流を低減することができるので、リフレッシュ特性の向上したDRAMを製造することができる。

【0130】また、情報蓄積用容量素子Cの下部電極45を立体的な筒型形状にしてその表面積を大きくし、かつ容量絶縁膜を誘電率が20~25程度のTa2O5膜46で構成することにより、メモリセルを微細化しても情報の保持に十分な蓄積電荷量を確保することが可能となる。

O 【0131】また、Ta2 O5 膜46の堆積に先だって

Z

形成される下層のビット線BLおよび第1層目の配線2 $3\sim26$ を、酸化シリコン系の絶縁膜との密着性が良好なW膜で構成したことにより、 Ta_2O_5 膜46の高温熱処理に起因してビット線BLや配線 $23\sim26$ が膜剥がれを引き起こす不良を確実に防止することができる。

【0132】また、ビット線を耐熱性の高いW膜で構成したことにより、最小加工寸法以下の微細な幅で形成されたビット線BLが Ta_2O_5 膜46の高温熱処理に起因して劣化したり断線したりする不良を確実に防止することができる。さらに、周辺回路のMISFETと第1層目の配線 $23\sim26$ とを接続するコンタクトホール $30\sim35$ の内部のプラグ35を耐熱性の高い導電材料

(W膜/ TiN膜/ Ti膜)で構成したことにより、T a_2 O₅ 膜 4 6 の高温熱処理に起因してソース、ドレインのリーク電流が増大したり、コンタクト抵抗が増大したりする不具合を防止することができる。

【0133】情報蓄積用容量素子Cの容量絶縁膜は、例えばBST、STO、BaTiO3(チタン酸バリウム)、PbTiO3(チタン酸鉛)、PZT(PbZr x Ti_{1-x} O3)、PLT(PbLax Ti

1-X O_3)、PLZTなどの金属酸化物からなる高

(強) 誘電体膜で構成することもできる。これらの高 (強) 誘電体膜は、それらに共通の性質として、結晶欠 陥の少ない高品質の膜を得るために成膜後に少なくとも 750℃程度以上の高温熱処理を行う必要があるので、 これらの高(強) 誘電体膜を使用した場合でも前記と同 様の効果を得ることができる。

【0135】次に、図36に示すように、情報蓄積用容量素子Cの上部に層間絶縁膜56を形成した後、フォトレジスト膜をマスクにして周辺回路の層間絶縁膜56、酸化シリコン膜50、SOG膜39および酸化シリコン膜39をエッチングすることにより、第1層目の配線26の上部にスルーホール54を形成する。層間絶縁膜56は、例えばCVD法で堆積した膜厚600m程度の酸化シリコン膜で構成する。

【0136】次に、図37に示すように、スルーホール 54の内部にプラグ55を形成した後、層間絶縁膜56 の上部に第2層目の配線52、53を形成する。プラグ55は、例えば層間絶縁膜56の上部にスパッタリング法でTi膜を堆積し、さらにその上部にCVD法でTiN膜とW膜とを堆積した後、これらの膜をエッチバック(ドライエッチング)してスルーホール54の内部のみに残すことにより形成する。第2層目の配線52、53は、層間絶縁膜56の上部にスパッタリング法で膜厚50nm程度のTi膜、膜厚500m程度のA1(アルミニウム)膜、膜厚50nm程度のTi膜および膜厚50nm程度のTi限が堆積した後、フォトレジスト膜をマスクにしたドライエッチングでこれらの膜をパターニングして形成する。

【0137】情報蓄積用容量素子Cの容量絶縁膜を形成した後は、高温の熱処理を伴う工程がないため、層間絶縁膜56の上部に形成される第2層目の配線52、53の材料として、高融点金属やその窒化物に比べて耐熱性は劣るが、電気抵抗が低いA1を主体とした導電材料を使用することができる。また、高温の熱処理を伴う工程がないことにより膜剥がれの問題も生じないので、酸化シリコンで構成された層間絶縁膜56の上部に第2層目の配線52、53を形成する際、層間絶縁膜56と界面を接する部分のバリアメタルにTi膜を使用することができる。

【0138】次に、図38に示すように、第2層目の配線52、53の上部に第2の層間絶縁膜63を形成した後、情報蓄積用容量素子Cの上部の層間絶縁膜63、56をエッチングしてスルーホール60を形成し、周辺回路の第2層目の配線53の上部の層間絶縁膜63をエッチングしてスルーホール61を形成する。第2の層間絶縁度63は、例えばCVD法で堆積した膜厚300m程度の酸化シリコン膜とその上部にスピン塗布した膜厚400m程度のSOG膜と、さらにその上部にCVD法で堆積した膜厚300m程度の酸化シリコン膜とで構成する。層間絶縁膜63の一部を構成するSOG膜のベークは、A1を主体とする第2層目の配線52、53と情報蓄積用容量素子Cの容量絶縁膜とが劣化するのを防止するために、400℃程度の温度で行う。

【0139】その後、スルーホール60、61の内部にプラグ62を形成し、続いて層間絶縁膜の上部に第3層目の配線57、58、59を形成することにより、前記図3に示すDRAMがほぼ完成する。プラグ62は、例えば前記プラグ55と同一の導電材料(W膜/TiN膜/Tip)で構成し、第3層目の配線57、58、59は、例えば前記第2層目の配線52、53と同一の導電材料(TiN膜/Ti膜/A1膜/Ti膜)で構成する。なお、第3層目の配線57、58、59の上部には、耐水性が高い緻密な絶縁膜(例えばプラズマCVD法で堆積した酸化シリコン膜と窒化シリコン膜とからなる2層の絶縁膜)を堆積するが、その図示は省略する。

【0140】以上、本発明者によってなされた発明を発

明の実施の形態に基づき具体的に説明したが、本発明は 前記実施の形態に限定されるものではなく、その要旨を 逸脱しない範囲で種々変更可能であることは言うまでも ない。

【0141】本発明は、DRAMとロジックLSIやフ ラッシュメモリとを同一の半導体チップ上に混在させる 半導体集積回路装置などに適用することもできる。

[0142]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである。

【0143】本発明によれば、情報蓄積用容量素子の容 量絶縁膜を高誘電体材料で構成するキャパシタ・オーバ ー・ビットライン構造のDRAMにおいて、情報蓄積用 容量素子よりも下層に配置されるビット線や周辺回路の 配線の、少なくとも下地の酸化シリコン膜と接する部分 をチタンやコバルト以外の高融点金属膜で構成すること により、ビット線や周辺回路の配線と酸化シリコン膜と の密着性が向上し、容量絶縁膜を形成する際に行われる 高温熱処理に起因してビット線や周辺回路の配線と酸化 20 方法を示す半導体基板の要部断面図である。 シリコン膜との界面に剥離が生じる不良を確実に防止す ることができるので、256Mbit およびそれ以降の世 代に対応した大容量DRAMの信頼性ならびに製造歩留 まりを向上させることができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態であるDRAMを形成し た半導体チップの全体平面図である。

【図2】本発明の一実施の形態であるDRAMの等価回 路図である。

【図3】本発明の一実施の形態であるDRAMのメモリ アレイと周辺回路のそれぞれの一部を示す半導体基板の 要部断面図である。

【図4】本発明の一実施の形態であるDRAMのメモリ アレイの一部を示す半導体基板の概略平面図である。

【図5】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

【図6】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

【図7】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

【図8】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

【図9】本発明の一実施の形態であるDRAMの製造方 法を示す半導体基板の要部断面図である。

【図10】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図11】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図12】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図13】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図14】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図15】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図16】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図17】本発明の一実施の形態であるDRAMの製造 10 方法を示す半導体基板の要部断面図である。

【図18】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図19】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図20】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図21】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図22】本発明の一実施の形態であるDRAMの製造

【図23】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図24】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図25】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図26】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図27】本発明の一実施の形態であるDRAMの製造 30 方法を示す半導体基板の要部断面図である。

【図28】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図29】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図30】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図31】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図32】本発明の一実施の形態であるDRAMの製造 40 方法を示す半導体基板の要部断面図である。

【図33】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図34】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図35】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図36】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図37】本発明の一実施の形態であるDRAMの製造 50 方法を示す半導体基板の要部断面図である。


36


【図38】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【符号の説明】


- 1 半導体基板
- 2 p型ウエル
- 3 n型半導体領域
- 4 n型ウエル
- 5 酸化シリコン膜
- 6 素子分離溝
- 7 ゲート酸化膜
- 8A~8C ゲート電極
- 9 n型半導体領域 (ソース、ドレイン)
- 9 a n 型半導体領域 (ソース、ドレイン)
- 10 n⁺ 型半導体領域 (ソース、ドレイン)
- 11 p⁺型半導体領域(ソース、ドレイン)
- 12 窒化シリコン膜
- 13 窒化シリコン膜
- 13s サイドウォールスペーサ
- 14 n 型半導体領域
- 15 p 型半導体領域
- 16 SOG膜
- 17 酸化シリコン膜
- 18 酸化シリコン膜
- 19 コンタクトホール
- 20 コンタクトホール
- 21 プラグ
- 22 スルーホール
- 23~26 配線
- 27 フォトレジスト膜
- 28 酸化シリコン膜
- 30~34 コンタクトホール
- 35 プラグ
- 36 Ti膜
- 37 TiSi2層
- 38 酸化シリコン膜
- 39 SOG膜
- 40 TiN膜

- 41 W膜
- 42 W膜
- 43 フォトレジスト膜
- 44 窒化シリコン膜
- 45 下部電極(蓄積電極)
- 45A 多結晶シリコン膜
- 46 Ta₂O₅膜
- 47 上部電極 (プレート電極)
- 48 スルーホール
- 10 49 プラグ
 - 50 酸化シリコン膜
 - 51 酸化シリコン膜
 - 52、53 配線
 - 54 スルーホール
 - 55 プラグ
 - 56 層間絶縁膜
 - 57、58、59 配線
 - 60 スルーホール
 - 61 スルーホール
- 20 62 プラグ
 - 63 第2層間絶縁膜
 - 70 多結晶シリコン膜
 - 71 スルーホール
 - 72 サイドウォールスペーサ
 - 73 凹溝
 - 74 SOG膜
 - 75 フォトレジスト膜
 - BL ビット線
 - C 情報蓄積用容量素子
- 30 MARY メモリアレイ
 - MC メモリセル
 - Qn nチャネル型MISFETQn
 - Qp pチャネル型MISFETQp
 - Qs メモリセル選択用MISFET
 - SA センスアンプ
 - WD ワードドライバ
 - WL ワード線






[図4]




【図5】

Ø 5




【図6】

Ø 6




【図7】

Ø 7




[図8]

2 8




【図9】

Ø 9




【図10】

図 10




[図11]

Z 11




[図12]

Z 12




【図13】

図 13




【図14】

図 14




【図15】

Ø 15




【図16】

図 16




【図20】

2 20




【図17】

図 17




[図18]

2 18




【図19】

図 19




【図21】

図 21




【図22】

2 22




[図23]

2 23




[図24]

Z 24




【図25】

Z 25




【図26】

26




【図27】

Z 27




[図28]

Z 28




[図29]

Z 29




[図30]

図 30




【図31】

Z 31




【図32】

Z 32




【図33】

Ø 33




[図34]

Ø 34




【図35】

図 35




【図36】

2 36



【図38】



フロントページの続き

(72) 発明者 川北 惠三

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72) 発明者 山田 悟

東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

(72) 発明者 関口 敏宏

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 浅野 勇

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 只木 ▲芳▼▲隆▼

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 福田 琢也

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部內

(72)発明者 鈴樹 正恭

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部內

(72)発明者 田丸 剛

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72)発明者 福田 直樹

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 青木 英雄

東京都青梅市今井2326番地 株式会社日立

製作所デバイス開発センタ内

(72) 発明者 平沢 賢斉

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内